【導(dǎo)讀】各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器。晶振引腳的內(nèi)部通常是一個(gè)反相器，或者是奇數(shù)個(gè)反相器串聯(lián)。在晶振輸出引腳XO和晶振輸入引腳XI之間用一個(gè)電阻連接。
各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器。晶振引腳的內(nèi)部通常是一個(gè)反相器，或者是奇數(shù)個(gè)反相器串聯(lián)。在晶振輸出引腳XO和晶振輸入引腳XI之間用一個(gè)電阻連接，對(duì)于CMOS芯片通常是數(shù)M到數(shù)十M歐之間。很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻,，引腳外部就不用接了。這個(gè)電阻是為了使反相器在振蕩初始時(shí)處于線性狀態(tài)，反相器就如同一個(gè)有很大增益的放大器，以便于起振，石英晶體也連接在晶振引腳的輸入和輸出之間，等效為一個(gè)并聯(lián)諧振回路，振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率。晶體旁邊的兩個(gè)電容接地，實(shí)際上就是電容三點(diǎn)式電路的分壓電容，接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn)，振蕩引腳的輸入和輸出是反相的，但從并聯(lián)諧振回路即石英晶體兩端來看，形成一個(gè)正反饋以保證電路持續(xù)振蕩。在芯片設(shè)計(jì)時(shí)，這兩個(gè)電容就已經(jīng)形成了，一般是兩個(gè)的容量相等。容量大小依工藝和版圖而不同，但終歸是比較小，不一定適合很寬的頻率范圍。外接時(shí)大約是數(shù)PF到數(shù)十PF，依頻率和石英晶體的特性而定。需要注意的是：這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的，會(huì)影響振蕩頻率。當(dāng)兩個(gè)電容量相等時(shí)，反饋系數(shù)是 0.5，一般是可以滿足振蕩條件的，但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量，而增加輸出端的值以提高反饋量，一般芯片的 Data sheet 上會(huì)有說明。
圖1：晶振
1.匹配電容-----負(fù)載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。一般晶振兩端所接電容是所要求的負(fù)載電容的兩倍。這樣并聯(lián)起來就接近負(fù)載電容了。
2．負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是一個(gè)測(cè)試條件，也是一個(gè)使用條件。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。
3．一般情況下，增大負(fù)載電容會(huì)使振蕩頻率下降，而減小負(fù)載電容會(huì)使振蕩頻率升高。
4．負(fù)載電容是指晶振的兩條引線連接IC塊內(nèi)部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負(fù)載頻率不同決定振蕩器的振蕩頻率不同。標(biāo)稱頻率相同的晶振，負(fù)載電容不一定相同。因?yàn)槭⒕w振蕩器有兩個(gè)諧振頻率，一個(gè)是串聯(lián)揩振晶振的低負(fù)載電容晶振：另一個(gè)為并聯(lián)揩振晶振的高負(fù)載電容晶振。所以，標(biāo)稱頻率相同的晶振互換時(shí)還必須要求負(fù)載電容一至，不能冒然互換，否則會(huì)造成電器工作不正常。
