【導(dǎo)讀】在當(dāng)今計(jì)算技術(shù)快速發(fā)展的浪潮中，模擬計(jì)算作為一種獨(dú)特的計(jì)算范式，正日益彰顯其特有的吸引力與潛力。與依賴離散數(shù)字信號的傳統(tǒng)數(shù)字計(jì)算不同，模擬計(jì)算直接運(yùn)用物理定律，借助連續(xù)變化的物理量（如電壓、電流等）來完成計(jì)算任務(wù)。這種計(jì)算方式在能效和速度上具有明顯優(yōu)勢，因?yàn)樗@過了數(shù)字計(jì)算中繁瑣的數(shù)模轉(zhuǎn)換步驟，能夠更直接、高效地處理信息。近年來，隨著人工智能硬件領(lǐng)域的迅速興起，模擬計(jì)算憑借其高效能特性，受到了廣泛的關(guān)注和深入研究。
在模擬計(jì)算的廣泛范疇內(nèi)，模擬存內(nèi)計(jì)算作為一項(xiàng)新興技術(shù)，已成為當(dāng)前研究的熱點(diǎn)。其核心理念是將計(jì)算與數(shù)據(jù)存儲深度融合，直接在存儲單元內(nèi)部完成計(jì)算操作，從而大幅減少數(shù)據(jù)在存儲與計(jì)算單元之間的搬運(yùn)次數(shù)，顯著提升了計(jì)算效率并降低了能耗。這種計(jì)算模式尤其適合需要處理海量數(shù)據(jù)的應(yīng)用場景，如神經(jīng)網(wǎng)絡(luò)推理和圖像處理等，為人工智能硬件的發(fā)展開辟了新的路徑。然而，盡管模擬計(jì)算與模擬存內(nèi)計(jì)算具備諸多優(yōu)點(diǎn)，目前仍普遍面臨計(jì)算精度不高、穩(wěn)定性不足的挑戰(zhàn)。這主要是因?yàn)楝F(xiàn)有模擬硬件方案高度依賴于器件本身的物理參數(shù)（如電阻值），而這些參數(shù)在編程過程中往往存在較大的隨機(jī)偏差，且容易受溫度等環(huán)境因素干擾。上述特性限制了模擬計(jì)算精度的提升，成為制約其實(shí)際應(yīng)用的關(guān)鍵瓶頸。
最近，南京大學(xué)物理學(xué)院繆峰教授與梁世軍教授課題組針對這一難題，提出了一種高精度模擬計(jì)算方案，為模擬存內(nèi)計(jì)算領(lǐng)域帶來了重要突破。該方案將模擬計(jì)算權(quán)重的實(shí)現(xiàn)方式，從易受干擾、不穩(wěn)定的物理參數(shù)（如器件電阻）轉(zhuǎn)向高度穩(wěn)定的器件幾何尺寸比例，從而突破了制約模擬計(jì)算精度的主要障礙。
基于這一創(chuàng)新思路，研究團(tuán)隊(duì)設(shè)計(jì)并驗(yàn)證了一款采用標(biāo)準(zhǔn)CMOS工藝的模擬存內(nèi)計(jì)算芯片。結(jié)合權(quán)重重映射技術(shù)，該芯片在并行向量-矩陣乘法運(yùn)算中實(shí)現(xiàn)了僅0.101%的均方根誤差，創(chuàng)造了模擬向量-矩陣乘法運(yùn)算精度的最高紀(jì)錄。值得一提的是，該芯片在-78.5°C和180°C的極端溫度條件下仍能穩(wěn)定工作，矩陣計(jì)算的均方根誤差分別保持在0.155%和0.130%，顯示出在極端環(huán)境下維持高計(jì)算精度的卓越能力。此外，該方案還可適配多種二值存儲介質(zhì)，具備廣泛的應(yīng)用前景。
本研究的核心思路是將模擬計(jì)算權(quán)重的實(shí)現(xiàn)基礎(chǔ)從器件參數(shù)轉(zhuǎn)向器件的幾何比例（圖1A），利用器件幾何比例在制備完成后高度穩(wěn)定的特性，實(shí)現(xiàn)高精度計(jì)算（圖1B）?；谠撍悸罚瑘F(tuán)隊(duì)通過電路拓?fù)湓O(shè)計(jì)，結(jié)合存儲單元和開關(guān)器件，構(gòu)建了可編程的計(jì)算單元（圖1C）。該單元通過兩級依賴尺寸比例的電流拷貝電路，實(shí)現(xiàn)輸入電流與8比特權(quán)重的乘法運(yùn)算：第一級的幾何比例由8位存儲器控制；第二級為固定比例，為不同列上的第一級輸出電流賦予對應(yīng)的二進(jìn)制權(quán)重。兩級共同作用，決定了計(jì)算單元的整體等效比例，從而實(shí)現(xiàn)權(quán)重可編程的模擬乘法運(yùn)算。通過將這些計(jì)算單元以陣列形式排布，團(tuán)隊(duì)成功設(shè)計(jì)出一款高精度電流域向量-矩陣乘法芯片（圖1D）。
圖1：高精度模擬計(jì)算方案與電路結(jié)構(gòu)。(A) 概念示意圖。本方案利用器件的物理尺寸決定模擬信號的運(yùn)算關(guān)系。(B) 實(shí)現(xiàn)效果示意圖。利用器件物理尺寸的穩(wěn)定性，本方案可實(shí)現(xiàn)超越傳統(tǒng)方案的計(jì)算精度。(C) 計(jì)算單元原理圖。通過兩級依賴尺寸比例的電流拷貝電路設(shè)計(jì)，結(jié)合存儲單元和開關(guān)器件，構(gòu)建了等效尺寸比例可編程的計(jì)算單元，實(shí)現(xiàn)輸入電流與8比特權(quán)重的模擬乘法運(yùn)算。(D) 計(jì)算陣列原理圖。通過陣列化排布計(jì)算單元，設(shè)計(jì)高精度電流域向量-矩陣乘法芯片。
隨后，研究團(tuán)隊(duì)基于180nm CMOS工藝對該方案進(jìn)行了流片驗(yàn)證。芯片照片與測試電路如圖2A所示。團(tuán)隊(duì)通過執(zhí)行多輪隨機(jī)向量-矩陣乘法，全面測試了芯片的計(jì)算精度。測試所用矩陣規(guī)模為64×32（圖2B），由4塊芯片共同組成。同時(shí)，團(tuán)隊(duì)提出了一種權(quán)重重映射方法（圖2C），能夠充分利用器件尺寸比例的穩(wěn)定性，進(jìn)一步提高芯片的計(jì)算精度。在1500次隨機(jī)向量-矩陣乘法實(shí)驗(yàn)中，芯片的實(shí)際輸出結(jié)果與理論值幾乎完全吻合（圖2D），顯示出極高的計(jì)算精度。進(jìn)一步的統(tǒng)計(jì)分析表明，芯片計(jì)算相對誤差的均方根僅為0.101%（圖2E），刷新了模擬計(jì)算領(lǐng)域的最高精度紀(jì)錄。與其他先進(jìn)模擬計(jì)算方案相比，本芯片的計(jì)算精度顯著提升（圖2F）。
圖2：高精度模擬向量-矩陣乘法測試。(A) 芯片和測試電路照片。(B) 模擬向量-矩陣乘法精度測試電路原理圖。(C) 權(quán)值重映射方法示意圖。該方法能進(jìn)一步提高芯片計(jì)算精度。(D) 1500組隨機(jī)向量-矩陣乘法結(jié)果。理想輸出與實(shí)際輸出幾乎重合。(E) 歸一化計(jì)算誤差的分布圖，統(tǒng)計(jì)得其均方根僅為0.101%。(F) 本芯片與其他先進(jìn)模擬計(jì)算方案的精度對比。
該芯片所具備的超高模擬向量-矩陣乘法精度，使其在實(shí)際任務(wù)中表現(xiàn)卓越。研究團(tuán)隊(duì)首先測試了芯片在神經(jīng)網(wǎng)絡(luò)推理任務(wù)中的效果：利用該高精度模擬存算芯片執(zhí)行圖3A所示神經(jīng)網(wǎng)絡(luò)中的所有卷積層和全連接層運(yùn)算，在MNIST測試集上的識別準(zhǔn)確率達(dá)到97.97%（圖3C），與64位浮點(diǎn)精度下的軟件識別結(jié)果相近（僅相差-0.49%），并顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（提升+3.82%）。進(jìn)一步，團(tuán)隊(duì)評估了芯片在科學(xué)計(jì)算中的表現(xiàn)，利用該芯片求解納維–斯托克斯方程以模擬流體流動行為。實(shí)驗(yàn)結(jié)果顯示，芯片計(jì)算得到的流體運(yùn)動狀態(tài)（圖3D）與64位浮點(diǎn)精度下的軟件結(jié)果高度一致（圖3E），而傳統(tǒng)低精度模擬計(jì)算硬件在相同任務(wù)中則無法得出正確結(jié)果（圖3F）。
圖3：高精度模擬計(jì)算芯片的應(yīng)用表現(xiàn)。(A) 神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)與數(shù)據(jù)集。(B) 在MNIST測試集上識別結(jié)果的混淆矩陣，識別率達(dá)到97.97%。(C) 準(zhǔn)確率對比。高精度模擬計(jì)算芯片測試結(jié)果與64位浮點(diǎn)精度下的軟件識別率相近（-0.49%），顯著優(yōu)于傳統(tǒng)模擬計(jì)算硬件（+3.82%）。(D) 高精度模擬計(jì)算芯片求解納維–斯托克斯方程得到的流體行為預(yù)測結(jié)果。(E) 64位浮點(diǎn)精度下的軟件計(jì)算結(jié)果，本芯片結(jié)果與其高度一致。(F) 低精度模擬計(jì)算硬件的結(jié)果無法準(zhǔn)確反映流體行為。
研究團(tuán)隊(duì)不僅驗(yàn)證了該模擬存算芯片的超高計(jì)算精度，還測試了其在極端環(huán)境下保持計(jì)算精度的魯棒性。即便在外部環(huán)境變化的情況下，器件的幾何比例仍能保持恒定，使芯片在極端條件下依然維持較高的計(jì)算精度。團(tuán)隊(duì)在-78.5℃和180℃的環(huán)境下執(zhí)行模擬向量-矩陣乘法測試，測得相對誤差的均方根分別僅為0.155%和0.130%（圖4A、B）。在更寬溫度范圍（-173.15℃至286.85℃）的測試中，芯片核心單元的輸出電流相對于常溫條件的最大偏差僅為1.47%（圖4C-F）。此外，團(tuán)隊(duì)還在強(qiáng)磁場環(huán)境（最高10T）中對芯片輸出電流進(jìn)行了測量，結(jié)果顯示，芯片核心單元的輸出電流相較于無磁場條件的變化不超過0.21%（圖4G-J）。以上結(jié)果充分證明了該高精度模擬計(jì)算方案在極端環(huán)境下的可靠性。
圖4：高精度模擬計(jì)算芯片的魯棒性測試。(A) 低溫下（-78.5℃）芯片的向量-矩陣乘法精度測試結(jié)果。測得芯片輸出的相對誤差均方根為0.155%。(B) 高溫下（180℃）芯片的向量-矩陣乘法精度測試結(jié)果。測得芯片輸出的相對誤差均方根為0.130%。(C) 將芯片核心單元置于更寬溫區(qū)（-173.15℃至286.85℃）進(jìn)行測試的示意圖。(D)-(F) 寬溫區(qū)下的輸出電流測量結(jié)果。相對于常溫條件，輸出電流偏差不超過1.47%。(G) 將芯片核心單元置于強(qiáng)磁場（最高10T）下進(jìn)行精度測試的示意圖。(H)-(J) 強(qiáng)磁場下的輸出電流測量結(jié)果。相對于零磁場條件，輸出電流偏差不超過0.21%。
相關(guān)研究成果以“Ultrahigh-precision analog computing using memory-switching geometric ratio of transistors”（基于器件尺寸比例穩(wěn)定性的超高精度模擬計(jì)算方案）為題，于2025年9月12日發(fā)表在學(xué)術(shù)期刊《Science Advances》上。
