【導(dǎo)讀】本篇文章對(duì)上拉電阻的相關(guān)經(jīng)驗(yàn)與選擇原則進(jìn)行了介紹，在這其中，對(duì)上拉電阻的選擇是本篇文章的重點(diǎn)內(nèi)容，希望大家能夠利用本篇文章當(dāng)中的知識(shí)點(diǎn)運(yùn)用到自己的設(shè)計(jì)中去，豐富自己的知識(shí)儲(chǔ)備。
上拉電阻在電路中的主要作用就是對(duì)電流起到限流作用，在一些設(shè)計(jì)當(dāng)中經(jīng)常會(huì)用到上拉與下拉電阻，但電源的設(shè)計(jì)者們往往對(duì)這兩種電阻了解的不多，正因如此，在電路出現(xiàn)因?yàn)樯侠c下拉電阻而導(dǎo)致的問(wèn)題時(shí)，設(shè)計(jì)者們卻會(huì)找不到相應(yīng)的解決方法。在本篇文章當(dāng)中，小編將為大家分享關(guān)于上拉電阻與下拉電阻的一些基礎(chǔ)知識(shí)與經(jīng)驗(yàn)，希望能為大家有所幫助。
上拉電阻經(jīng)驗(yàn)總結(jié)
1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門(mén)電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則
從灌電流的能力與節(jié)約能源的考慮出發(fā)，應(yīng)具備電阻大，電流小的特點(diǎn)。從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。
在10K到1K之間，適用于以上三點(diǎn)。對(duì)下拉電阻也有類(lèi)似道理。對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：
1、驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。
2、下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。
3、高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。
4、頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。
